®
Altera Corporation 1
Циклон
FPGA Семья
March 2003, ver. 1.1Data Спецификация
DS-CYCLONE-1.1
Введение
Предварительный
Информация
Cyclone TM полевое программируемое семейство ворот основано на 1,5-V,
0.13-μm, всеслойный медный процесс SRAM, с плотностью до 20 060 логики
элементы (LEs) и до 288 Kbits of RAM. С такими функциями, как фаза
запертые петли (PLL) для часов и выделенная двойная скорость данных (DDR)
интерфейс для удовлетворения памяти DDR SDRAM и быстрого цикла RAM (FCRAM)
устройства Cyclone являются экономически эффективным решением для передачи данных
приложения. Циклоновые устройства поддерживают различные стандарты I/O, в том числе
LVDS при скорости передачи данных до 311 мегабит в секунду (Mbps) и 66-МГц,
32-битный периферический компонент соединен (PCI), для взаимодействия с и
поддержка устройств ASSP и ASIC. Altera также предлагает новый недорогой сериал
конфигурационные устройства для настройки устройств циклона.
Особенности... ■ 2,910 до 20,060 LEs, см.
■ До 294 912 бит оперативной памяти (36 864 байта)
■ Поддерживает конфигурацию через недорогое серийное устройство
■ Поддержка стандартов LVTTL, LVCMOS, SSTL-2 и SSTL-3 I/O
■ Поддержка 66-МГц, 32-битный стандарт PCI
■ Низкая скорость (311 Мбит/с)
■ До двух PLL на устройство обеспечивают умножение часов и фазу
изменения
■ до восьми глобальных часовых линий с шестью часовыми ресурсами
строка логического массива (LAB)
■ поддержка внешней памяти, включая DDR SDRAM (133 МГц),
FCRAM и единая скорость передачи данных (SDR) SDRAM
Поддержка нескольких ядер интеллектуальной собственности (IP), включая
Altera Mega Основные функции и Altera Mega Functions Partners
мегафункции программы (AMPP SM)
Примечание к таблице 1: (1) Этот параметр включает в себя глобальные значки часов.
Таблица 1. Особенности устройства циклона
Особенность
