CY23EP09
2,5 В или 3,3 В, 10-220 МГц, Низкий Jitter,
9-Output Zero Delay Buffer
Cypress Semiconductor Corporation• 198
Документ #: 38-07760 Rev. * C
Особенности
■10 МГц до 220 МГц
■Z задержка с пропагандированием, регулируемая загрузкой
Пальцы
■Multiple low-skew outputs
— 45 ps типичный выход-выходной скей
— 4 + 4 + 1
■25 ps типичный джиттер цикла к циклу
■15 ps типичный период jitter
■Standard и высокая прочность привода
■Available in space-saving 16-pin 150-mil small outline
интегральная схема (SOIC) или 4,4-мм тонкий фрезерный небольшой контур
пакет (TSSOP)
■3,3 В или 2,5 В
■Индусная температура доступна
Функциональное описание
CY23EP09 - буфер с нулевой задержкой 2,5 В или 3,3 В, предназначенный для
распространение высокоскоростных часов и доступно в 16-контактном SOIC или
Пакет TSSOP. Версия -1H работает до 220 (200) МГц
частоты 3,3 В (2,5 В), и имеет более высокий привод, чем -1
устройства. Все части имеют встроенные PLL, которые запираются на входные часы
на пинке REF. Обратная связь с фазовым замком (PLL)
на чипе и получен из плаща.
Есть два банка по четырем выхода каждый, которые могут быть
“Select Input
Таблица Dec на странице 4. Если все выходные часы не требуются,
Банк B может быть трехзначным. Выбранные входы также позволяют вводить
часы, которые будут непосредственно применены к выходам для чипа и системы
для тестирования.
PLL входит в режим выключения мощности, когда нет роста
ребра на входе REF (менее ~2 МГц). В этом состоянии
результаты являются трехзначными, а ПМР отключен, в результате чего
менее 25 A текущего рисования.
В специальном случае, когда S2:S1 составляет 1:0, PLL обходится и
REF выводится из постоянного тока до максимально допустимой частоты. The
часть ведет себя как ненулевой буфер задержки в этом режиме, и
