®
Altera Corporation 1
MAX 7000
Программируемая логика
Семейство устройств
September 2005, ver. 6.7 Data Спецификация
DS-MAX7000-6.7
Особенности...
(PLD) на основе архитектуры второго поколения MAX ®
■ 5.0-V в системной программируемости (ISP) через встроенную
IEEE Std. 1149.1 Joint Test Action Group (JTAG) interface available in
Устройства MAX 7000S
– ISP схемы совместимы с IEEE Std. 1532
■ Включает 5,0-V MAX 7000 устройств и 5,0-V ISP на основе MAX 7000S
устройства
■ Встроенная граница JTAG (BST)
устройства с 128 или более макроэлементами
■ Полная семья EPLD с логической плотностью от 600 до
5000 пригодных для использования ворот (см. Таблицы 1 и 2)
■ 5-н пин-к-пиновые логические задержки с счетчиком до 175,4-МГц
частоты (включая соединение)
■ PCI-совместимые устройства доступны
f 3.3-V MAX 7000A или 2.5-V
Устройства MAX 7000B, см. MAX 7000A Программируемая система логического устройства
Детали или MAX 7000B Программируемые данные о семейном устройстве
Спецификация.
Таблица 1. Характеристики устройства MAX 7000
Использовать
Gate600 1,250 1,800 2,500 3,200 3,750 5,000
Macrocells 32 64 96 128 160 192 256
Логический массив
блоки 2468101216
Максимальный
I/O штифты 36 68 76 100 104 124 164
t
PD (ns) 6 6 7,5 7,5 10 12 12
t
SU (ns) 5566777
t
FSU (ns) 2.5333333
t
CO1 (ns) 4 4 4,5 4,5 5 6 6
f
CNT (MHz) 151,5 151,5 125,0 125,0 100,0 90,9 90,9
