®
Altera Corporation 1
MAX 3000A
Программируемая логика
Семейство устройств
June 2006, ver. 3.5Data Спецификация
DS-MAX3000A-3.5
Особенности... ■ Высокопроизводительные, недорогие CMOS EEPROM– на основе программы
логические устройства (PLD), построенные на архитектуре MAX ® (см.
■ 3.3-V в системной программируемости (ISP) через встроенный–in
IEEE Std. 1149.1 Joint Test Action Group (JTAG)интерфейс
расширенная возможность запирания штифтов
– ISP схемы, соответствующие IEEE Std. 1532
■ Встроенное– в погранично-сканирующее испытание (BST)
IEEE Std. 1149.1-1990
■ Расширенные функции ISP:
– Расширенный алгоритм ISP для более быстрого программирования
– бит ISP_Done для обеспечения полного программирования
– Тяговый резистор на I/O штифты во время программирования в–систем
■ Высококачественные PLD от 600 до 10 000 пригодных для использования ворот
■ 4.5–ns pin–to–pin логические задержки с встречными частотами до
227,3 МГц
■ Интерфейс MultiVolt TM I/O, позволяющий сердечнику устройства работать на уровне 3,3 В,
5.0–V, 3.3–V и 2.5–V логика
уровней
■ Количество пинов в диапазоне от 44 до 256 в различных тонких квад плоской упаковке
(TQFP), пластиковый квад плоский пакет (PQFP), пластиковый чип J–lead
(PLCC) и FineLine BGA
Пакеты ТМ
■ Поддержка Hot–socketing
■ Система непрерывной маршрутизации
для быстрой, предсказуемой производительности
■ Промышленный диапазон температуры
Таблица 1. MAX 3000A Особенности устройства
Особенность EPM3032A EPM3064A EPM3128A EPM3256A EPM3512A
Доступные ворота 600 1,250 2,500 5,000 10,000
Macrocells 32 64 128 256 512
Блоки логического массива 2 4 8 16 32
Максимальный пользователь I/O
pins34 66 98 161 208
t
PD (ns) 4,5 4,5 5,0 7,5 7,5
t
СУ (n)
t
CO1 (ns) 3,0 3,1 3,4 4,8 4,7
f
CNT (MHz) 227,3 222,2 192,3 126,6 116,3
