Altera Corporation 1
APEX 20K
Программируемая логика
Семейство устройств
March 2004, ver. 5.1Data Спецификация
DS-APEX20K-5.1
Особенности ■ Отраслевые’ первое программируемое логическое устройство (PLD), включая
интеграция систем-on-a-programmable-chip (SOPC)
–MultiCore
TM-архитектура, интегрирующая таблицу поиска (LUT), логику,
логика продукта и встроенная память
– логика LUT, используемая для регистроинтенсивных функций
– Блок встроенной системы (ESB), используемый для реализации памяти
функции, в том числе в буферах первого выхода (FIFO), двухпортовые
RAM и контент-адресируемая память (CAM)
– ESB реализация логической логики, используемой для
комбинаторные функции
■ Высокая плотность
– от 30 000 до 1,5 млн типичных ворот (см. Таблицы 1 и 2)
До 51 840 логических элементов (LEs)
– До 442 368 бит оперативной памяти, которые могут быть использованы без сокращения
доступная логика
– До 3456 макроэлементов на основе продукта
Table 1. APEX 20K Device FeaturesNote (1)
Особенность EP20K30E EP20K60E EP20K100 EP20K100E EP20K160E EP20K200 EP20K200E
Максимальный
система
ворот113,000 162,000 263,000 263,000 404,000 526,000 526,000
Типичный
ворот30,000 60,000 100,000 100,000 160,000 200,000
LEs 1,200 2,560 4,160 4,160 6,400 8,320 8,320
ESBs 12 16 26 26 40 52 52
Максимальный
RAM bits24,576 32,768 53,248 53,248 81,920 106,496 106,496
Максимальный
макроэлементы192 256 416 416 640 832 832
Максимальный
пользователь I/O
штифты128 196 252 246 316 382 376
