CY7C1386D
CY7C1387D
18-Mbit (512 K × 36/1 M × 18) Pipelined
DCD Sync SRAM
Cypress Semiconductor Corporation• 198
Номер документа: 38-05545
18-Mbit (512 K × 36/1 M × 18) Трубопроводный DCD Sync SRAM
Особенности
■Поддержка работы автобуса до 200 МГц
■ 200 и 167 МГц
< < Зарегистрированные входы и материалы для трубопроводной эксплуатации > >
■Оптимальный для производительности (выделенный двойной цикл)
■Детская экспансия без ожидания
■3,3 В источник питания (V DD)
■2,5 В или 3,3 В I/O питания (V DDQ)
■ Быстрое время от времени
❐3 нс (для устройства 200 МГц)
■ обеспечивает высокую производительность 3-1-1-1 скорость доступа
■User селекционный коммутатор поддержки Intel Pentium
Промежуточные или линейные последовательности лопастей
■Separate процессор и контроллер адресные строки
■Synchronous self-timed пишет
■Асинхронный выход
■CY7C1386D доступен в JEDEC-стандарте Pb-free 100-pin
TQFP. CY7C1387D доступен в стандарте JEDEC Pb
100-контактный TQFP и без Pb-свободный 165-балльный пакет BGA
■IEEE 1149.1 JTAG-совместимое пограничное сканирование
■ZZ режим сна
Функциональное описание
CY7C1386D/CY7C1387D SRAM интегрирует
512 K × 36/1 M × 18 SRAM-клетки с передовыми синхронными
периферическая схема и двухразрядный счетчик для внутреннего разрыва
операция. Все синхронные входы фиксируются регистрами
управляемый срабатывающим срабатывающим срабатывающим срабатывающим нажатием (CLK). The
синхронные входы включают все адреса, все входы данных,
адресно-пипелиновая микросхема (CE
1), чип расширения глубины
(CE)
2 и CE 3), входы управления разрывом (ADSC, ADSP,
и
ADV
), пишите позволяет (
BW X, и BWE ), и глобальное письмо (GW ).
Асинхронные входы включают выходную способность (OE
) и ZZ
пин.
Адреса и чипы позволяют регистрироваться на восходящих краях
часы при любом адресе стробе процессор (ADSP
) или адрес
контроллер (ADSC)
) активны. Последующий взрыв
адреса могут
