CY7C1370KV33/CY7C1370KVE33
CY7C1372KV33/CY7C1372KVE33
18-Mbit (512K × 36/1M × 18) Труба
с NoBLTM Architecture (с ECC)
Cypress Semiconductor Corporation• 198
Номер документа: 001-97836
18-Mbit (512K × 36/1M × 18) Трубопроводная SRAM с NoBLTM Архитектура (с ECC)
Особенности
■Pin-совместимый и функционально эквивалентный ZBTTM
■Поддержка 250-МГц автобусных операций с нулевыми состояниями ожидания
❐ 250, 200 и 167 МГц
■Внутренняя система управления буфером вывода для устранения необходимости
использовать асинхронный OE
■Fully registered (inputs and outputs) for pipelined operation
■Byte способность писать
■3,3 В источник питания (V DD)
■3.3 В/2.5 В I/O питание (V DDQ)
■ Быстрое время от времени
❐2,5 нс (для устройства 250 МГц)
■Clock enable (CEN) pin для приостановки работы
■Synchronous self-timed пишет
■Available in JEDEC-стандарт Pb-бесплатный 100-контактный TQFP, Pb-бесплатный
165-балльный пакет FBGA
■IEEE 1149.1 JTAG-совместимое пограничное сканирование
■Burst возможность – линейный или переплетенный порядок разрыва
■“ZZ” режим сна и возможность остановки часов
■ О коде коррекции ошибок (ECC) для снижения скорости ошибок
(SER)
Функциональное описание
CY7C1370KV33/CY7C1370KVE33/CY7C1372KV33/
CY7C1372KVE33 3,3 В, 512K × 36 и 1М × 18
Синхронный трубопроводный разрыв SRAM с без Bus LatencyTM
(Логика NoBL, соответственно. Они предназначены для поддержки
неограниченные истинные операции чтения/записи без ожидания
Штаты. CY7C1370KV33/CY7C1370KVE33/
CY7C1372KV33/CY7C1372KVE33 оборудованы
продвинутая (NoBL) логика, требуемая для обеспечения последовательного
читать/записывать операции с данными, передаваемыми на каждые часы
цикл. Эта функция резко улучшает пропускную способность данных
в системах, которые требуют частых переходов на запись / чтение. The
CY7C1370KV33/CY7C1370KVE33/CY7C1372KV33/
CY7C1372KVE33 совместимы и функционально эквивалентны
