CY7C1327G
4-Mbit (256 K × 18) Трубопроводный син САМ
Cypress Semiconductor Corporation• 198
Номер документа: 38-05519
4-Mbit (256 K × 18) Трубопроводный син САМ
Особенности
< < Зарегистрированные входы и материалы для трубопроводной эксплуатации > >
■256 K × 18 общей архитектуры I/O
■3,3 В источник питания (V DD)
■2,5 В I/O питание (V DDQ)
■ Быстрое время от времени
❐3,5 нс (для устройства 166-МГц)
■ Доказательство высокой производительности 3-1-1-1 скорости доступа
■Выбираемый лопастный счетчик поддержки Intel Pentium
переплетенные или линейные последовательности лопастей
■Separate процессор и контроллер адресные строки
■Synchronous self-timed пишет
■Асинхронный выход
■ 100-контактный пакет TQFP
■“ZZ” режим сна
Функциональное описание
CY7C1327G SRAM интегрирует 256 K × 18 SRAM-клеток с
расширенная синхронная периферическая схема и двухбитный счетчик
для внутреннего взрыва. Все синхронные входы воротятся
регистры, контролируемые входом с положительной нагрузкой
(CLK). Синхронные входы включают все адреса, все данные
входные данные, поддержка микросхем адресов (CE)
1), глубинная экспансия
чип позволяет (CE)
2 и CE 3), входы управления разрывом (ADSC, ADSP,
и ADV
), писать позволяет (BW [A:B] , и BWE), и глобальное писать
(GW). Асинхронные входы включают выходную способность (OE) и
ZZ.
Адреса и чипы позволяют регистрироваться на восходящих краях
часы при любом адресе стробе процессор (ADSP
) или адрес
контроллер (ADSC)
) активны. Последующий взрыв
адреса могут быть сгенерированы в соответствии с
Предварительный значок (ADV)
).
Адрес, ввод данных и контроль записи зарегистрированы на чипе
инициировать самостоятельный цикл записи. Эта часть поддерживает байтовое письмо
операции (см. Pin Descriptions and Truth Table for further
детали). Цикл записи может быть от одного до двух байт в ширину, как контролируется
посредством байтового контроля записи. GW
