CY7C09269V/79V/89V
CY7C09369V/89V
3.3 V 16 K / 32 K / 64 K × 16 / 18
Синхронная двухпортовая статическая RAM
Cypress Semiconductor Corporation• 198
Номер документа: 38-06056
3.3 В 16 К/32 К/64 К × 16/18 Синхронный Dual-Port Static RAM
Особенности
■ Истинные двойные камеры памяти, которые позволяют одновременный доступ
одного и того же места памяти
■ 6 устройств, проходящих через/перевернутые через:
❐16 K × 16/18 организация (CY7C09269V/369V)
❐32 K × 16 организация (CY7C09279V)
❐64 K × 16/18 организация (CY7C09289V/389V)
■ Три режима:
❐ Поток через
❐Pipelined
❐Burst
■Pipelined выходной режим на обоих портах позволяет быстро 100 МГц
операция
■0,35 микрон CMOS для оптимальной скорости и мощности
■ 7,5 [1], 9, 12 нс (макс.)
■3.3 В низкая операционная мощность:
❐Active = 115 мА (типичный)
❐Standby = 10 A (типичный)
■Fully синхронный интерфейс для более простой работы
■Burst counters increment addresses internally:
❐ Короткое время цикла
❐Улучшить шум автобуса
❐ Поддерживаемые в потоках и трубопроводах
■Двойной чип позволяет легко расширить глубину
■ Верхний и нижний контроль байта для сопоставления автобусов
■Автоматическая мощность вниз
■Коммерсальные и промышленные диапазоны температур
■Pb-бесплатный 100-контактный пакет TQFP
R/WL
1
0
0/1
CE 0L CE 1L
LB L
OE L
UB L
1b0/1 0b 1a 0aba FT/Pipe L
I/O 8/9L –I/O 15/17L
I/O 0L–I/O 7/8L
I/O
Контроль
Counter/
Адрес
Регистр
Decode A 0L–A 13/14/15L
CLK L
ADS L
CNTEN L
CNTRST L
True Dual Ported
RAM Array
R/WR
1
0
0/1
CE 0R CE 1R
LB R
OE R
UB R
1b0/1 0b 1a 0ab a FT/Pipe R
I/O
Контроль
Counter/
Адрес
Регистр
Decode
14/15/16
8/9
8/9
I/O 8/9R –I/O 15/17R
I/O 0R–I/O 7/8R
A0R–A 13/14/15R
CLK R
ADS R
CNTEN R
CNTRST R
14/15/16
8/9
8/9 [2]
[3][2]
[3]
[4][4]
Диаграмма логического блока
1.1.2.1.2.1.2.1.2.1.2.1.2.1.2.1.2.1.2.1.2.1.2.1.2.1.2.1.2.1.2.2.1.2.1.2.1.2.1.2.1.2.1.2.1.2.2.1.2.1.2.1.2.1.2.1.
1. Рис. 4 на странице 8 для условий нагрузки.
2. I/O
8–I/O 15 для × 16 устройств; I/O 9–I/O 17 для ×
